(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平4-307974

(43)公開日 平成4年(1992)10月30日

(51) IntCL* 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792 27/115 8225-4M H01L 29/78 371 8831-4M 27/10 434 審査請求 未請求 請求項の数1(全 4 頁) (21)出顕番号 特度平3-73239 (71)出顧人 000005049 シヤープ株式会社 (22)出國日 平成3年(1991)4月5日 大阪府大阪市阿倍野区長池町22番22号 (72)発明者 吉見 正徳 大阪市阿倍野区長旭町22番22号 シャープ 株式会社内 (74)代理人 弁理士 野河 信太郎

(54)【発明の名称】 電気的商去可能不揮発性半等体記憶装置

(57)【耍約】

【目的】 ソースオフセットに選択ゲートを構成したEEPROMにおけるF-Nトンネリングによる消去を円滑化して、素子の縮小化を図る。

【構成】 1つのソースラインとその両側のドレインラインとで2つのEEPROMセルを構成し、各フローティングゲートの一方側をホットエレクトロンによる書き込み部位とし他方側をF-Nトンネリングによる一括清去部位として機能分離する。

. .

【特許請求の範囲】

【節求項1】ソース領域とその関係に記載される一対のドレイン領域及びこれらの間で設定される一対のゲート領域、このゲート領域上に配置される一対のフローティングゲート及びこのフローティングゲート上に配置されるコントロールゲートを備え、上記一対の各フローティングゲートが、(a)各々ソースオフセットを介して上記ゲート領域上に位置して一対のドレイン駆動書き込み係を構成する書き込み部位と、(b)各々ソース両側に配置されたトンネル酸化膜上に位置して一つのソース駆 10動消去部を構成する消去部位、を有してなり、上記コントロールゲートが、上記一対のフローティングゲートの書き込み部位及びソースオフセット上を共通して憂うように配置されてなる電気的消去可能不揮発性半導体配位装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、電気的消去可能不揮発性半導体記憶装置(EEPROM)に関する。さらに詳しくは、高集核化に適したEEPROMの来子構造に 20関する。

[0002]

【従来の技術】従来から、電気的消去可能不揮発性半導体記憶装置(EEPROM)として種々の構造のものが知られており、いずれもいわゆるフローティングゲートを有し、ホットエレクトロンによる書き込みやF-N (Fowler-Nordheim) トンネリングによる消去/書き込みを利用している。

【0003】そして選択ゲート(セレクションゲート) を有さない、いわゆる初期のスタックゲートEEPRO 30 Mにおいては、ドレイン側よりホットエレクトロンによ る書き込みが行なわれ、ソース側よりF-Nトンネリン グによる消去が行なわれる。

【0004】しかしながら、このようにソース倒よりドートトンネリングにより損去する構造では、しばしば過剰消去が生じてメモリセルがディブリージョン化する欠点がある。

【0005】このため、選択ゲートを組合せて上配過剰 消去を防止することがしばしば行なわれている。

[0006]

【発明が解決しようとする裏題】しかしながら、選択ゲートを独立して設けるとメモリーセルの専有面積が増加し、EEPROMの集積度が著しく低下する。

【0007】そのため、EEPROMを構成するソース ラインとフローティングゲートとの間にオフセットを設 け、このオフセット部上に選択ゲートを配置することも 考えられる。

【0008】しかしながら、この場合には、オフセット 幅の存在により、ソースとフローティングゲート間のF -Nトンネリングが生じ難く、データの消去を円滑に行 50 z

なうことができなかった。また、この場合、ドレインとフローティングゲート間のF-Nトンネリングを利用することも考えられるが、これを達成するには、ドレインに比較的高電圧を印加する必要が生じる。従って、必然的にリーク電流を防止すべくドレイン接合耐圧を上昇することが要求され、そのためにはドレイン接合の最度プロフィールをなだらかにする必要があるが、この場合には、ホットエレクトロンの発生効率が悪くなり、書き込み特性が低下する不都合があった。

【0009】この発明は、かかる状況下なされたものであり、ことにソース例オフセット部に選択ゲートを構成したEEPROMにおいても、ソース側からのF-Nトンネリングによる樹去を可能とする構造を提供しようとするものである。

[0010]

【課題を解決するための手段】かくしてこの発明によればソース領域とその両側に配置される一対のドレイン領域及びこれらの間で設定される一対のグート領域、このゲート領域上に配置される一対のフローティングゲート及びこのフローティングゲート上に配置されるコントロールゲートを備え、上記一対の各フローティングゲートが、(a)各々ソースオフセットを介して上配ゲート領域上に位置して一対のドレイン駆動書き込み部を構成する書き込み部位と、(b)各々ソース両側に配置されたトンネル酸化膜上に位置して一つのソース駆動消去部を構成する消去部位、を有してなり、上記コントロールゲートが、上記一対のフローティングゲートの書き込み部位及びソースオフセット上を共通して覆うように配置されてなる電気的消去可能不揮発性半導体記憶装置が提供される。

[0011] この発明は、上記課題を解決すべく、フローティングゲートを機能的に書き込み部位と消去部位に分け、消去部位側ではソースオフセットを設けることなくトンネル酸化膜を配設して1つの消去部位を構成し、書き込み部位側ではソースオフセットを設けて一対の書き込み部位を構成するという手段を講じたものである。

[0012]

【作用】ドレイン駆動書き込み部においては、ソースオフセットが確保されておりこのオフセット上のコントロールゲートを選択ゲートとすることができ、かつホットエレクトロンの注入がオフセットを有しない各ドレイン倒から行なわれるため、各々円裕な書き込みが行なわれる。

【0013】一方、ソース駆動消去部においてはソース オフセットを有さないため、ソース領域の両側に配設さ れたトンネル酸化膜を介してソース側からのF-Nトン ネリングが行なわれ、円滑な消去が一括して行なわれる こととなる。

[0014]

50 【実施例】以下、能付図面に示す実施例に基づいてこの

10

発明を辞載する。

【0015】図1は、この発明の一実施例のEEPRO Mセ示す平面構成説明団であり、図2(イ)は、図1の AーA・鎮断函説明図、図2(ロ)は同じくBーB・益 新面政明図である。.

【0016】これらの図に示すように、この発明のEE PROMは、シリコン基板表面のソースライン3とその 両側に配置される一対のドレインライン4、4との間の ゲート領域上に、絶縁膜を介してポリシリコンからなる 1対のL字状フローティングゲート2を配設してなり、 さらに、このフローティングゲート2上に層間絶益膜を 介して、共通するポリシリコンからなるコントロールゲ ート5を配設してなる。

【0017】上記フローティングゲート2は、図2 (イ) に示すように、A-A' 断面においては、ソース オフセット9を保ってゲート領域のゲート酸化膜1、1 上に位置する一対の書き込み部位(狭幅部分)を有す る。ここでソースードレイン幅は1.6~2.0μm、ソ ースオフセットは0.8~1.0μmとするのが適してい る。かかる書き込み部位上のコントロールゲート5は、 各々のソースオフセット上で選択ゲートとしても機能す

【0018】一方、図2(口)に示すように、B-B* 断面においては、ソースライン3の両側に配置されたト ンネル酸化膜6上を被覆する消去部位(広幅部分)を有 してなる。なお、図中、7は、ロコス酸化酸からなる素 子分離領域である。

【0019】かかる構造のBEPROMにおいては、上 記一対の書き込み部位において、各々ドレイン値からフ ローティングゲートへのホットエレクトロンの往入によ 30 る者を込みが行なわれる。 そして、消去部位において は、ソース倒から両フローティングゲート2、2へ一括 してF-Nトンネリングによる菌去が行なわれることと なる。そして、上記ホットエレクトロンの往入及びFー Nトンネリングがコントロールゲートを選択ゲートとし て制御されることとなる。

【0020】かかる図1のEEPROMは、例えば以下 のようにして作製することができる。まず、図3に示す ように、シリコン基板の所定の倒域にロコス酸化法によ り、来于分離領域7を形成した後、メモリーセルのソー 40 ス構成ラインのイオン注入及び確素のイオン注入を行っ てDDD構造のソースラインを形成する。表面を熱酸化 に付して全面に例えば200~300A程度のゲート酸 化膜1を形成し、フォトリソグラフィのパターニング及 びエッチングを行なうことにより、その一部にトンネル 度化膜用窓を形成し、フォトレジストの除去後、熱度化 を行なうことにより、各々、一対のトンネル酸化膜6を 形成する。

【0021】次に、CVD法により全面にポリシリコン を堆積し、N型不鈍物拡散してフォトエッチングするこ 50 9 ソースオフセット

とにより、図5に示すように、各々狭幅領域と広幅領域 を有する一対の1.字状フローティングゲート2を形成す

【0022】上記フローティングゲート2の形成後、凶 6に示されるようにフォトレジスト8を用いたフォトリー ソグラフィにより、メモリーセルのドレイン構成ライン に砒素をイオン在入してドレインラインを形成する。

【0023】この後、フローティングゲート2の書き込 み部位上に各々CVDによる層間絶縁膜(SiOs)を 被覆形成した後、ポリシリコンの堆積層へのN型不純物 拡散並びに堆積層のフォトリソグラフィによるパターニ ング及びエッチングを行なうことにより、 四7に示すご とく、コントロールゲート5を形成してこの発明のEE PROMが得られる。

[0024]

【発明の効果】以上の様に、この発明のEEPROMに よれば、ソース側のオフセット部を選択ゲートとする場 合においても、ソース例より円滑に消去操作できるの で、独立して消去用ゲートを設ける場合と比べメモリー セル専有面積が著しく減少され、さらなるEEPROM の高集積化を図ることが可能となる。

【0025】さらに、ホットエレクトロン発生効率の良 いドレイン接合及び、消去用の高電圧においてもリーク 電流の少ない、ソース接合を別々に最適化できる。従っ て、ドレイン側よりホットエレクトロンにより書き込 み、ソース個よりF-Nトンネリングにより消去する電 気的消去可能不揮発性半導体記憶装置の製造の観点から も、その設計がより容易となり、製造工程も容易となる 利点も得られる。

【図面の簡単な説明】

【図1】この発明の一実施例のEEPROMの平面構成 武明図である。

【図2】 (イ) は、図1のA-A 線断面説明図、 (ロ) は、B-B'線斯面説明図である。

【図3】図1のEEPROMの製造工程を示すレイアウ ト図である。

【図4】図3に続くレイアウト図である。

【図5】図4に絞くレイアウト図である。

【図6】図5に続くレイアウト図である。

【図7】図6に続くレイアウト図である。

【符号の説明】

- 1 ゲート酸化酸
- フローティングゲート
- ソースライン
- ドレインライン
- 5 コントロールゲート
- トンネル酸化膜
- 7 索子分解領域
- 8 フォトレジスト

